PicoJool 최고경영자 Al Yuen 이 Semi Doped 에 나와 스물다섯 해 된 소자를 스케일업 광통신의 답으로 내세웠다. 진행은 Austin Lyons(이하 진행자A) 혼자이고, 회차는 사실상 게스트 한 사람의 논거를 진행자A가 되짚어 확인하는 방식으로 간다. 이 글은 그 판매 논거를 그대로 옮기지 않고, 그 논거가 성립하려면 지금 업계가 어떤 상태여야 하는지를 읽는다. Yuen 은 1999년 세계 첫 10기가비트 이더넷을 만든 뒤 Mellanox 와 함께 능동광케이블(AOC)을 처음 선보였고, PicoJool 은 2년 전 Playground Global 의 투자로 세워졌다.
무엇이 랙을 묶고 있나 — 순서가 뒤집힌다
문제의 출발은 도달거리다. Yuen 은 "오늘날 구리는 레인당 초당 200기가비트에서 도달거리가 3~4미터쯤으로 줄었다"고 말한다. 랙 밖으로 정보를 못 빼니 GPU 를 랙 안에 더 채우게 되고, 그래서 랙이 더 뜨거워진다는 순서다. 흔히는 반대로 읽는다. 랙이 뜨거워서 못 늘린다고 본다. 이 회차가 말하는 인과는 그 반대쪽이다.
구리를 쓸 수 있을 때 광은 「더 멀리 가고 싶으면」 쓰는 것이었다. 도달거리가 3~4미터가 되면 랙과 랙을 잇는 일 자체가 광 없이 성립하지 않는다. 그래서 광소자가 선택 품목에서 필수 부품으로 바뀌었다. 업계에 뚜렷이 보이는 변화다. 수요 곡선이 성능에 따라 완만히 오르는 것이 아니라, 어느 속도를 넘는 순간 계단처럼 올라선다는 것이 이 글의 읽기다.
Yuen 은 스케일업 구간을 25~30미터, 한 줄 정도라고 잡고 "보통 도달거리가 짧을수록 물량은 많아진다"고 설명한다. 도시 사이를 잇는 광섬유는 몇 가닥이면 되지만 데이터센터 안에는 수백만 개의 연결이 있다. 그래서 가장 짧은 구간이 가장 많이 팔리는 구간이 되고, 그 계단은 물량이 가장 많은 구간에 놓인다고 이 글은 읽는다.
속도는 그대로 두고, 오류율이 경쟁 구도를 바꿨다. 이더넷은 패킷이 몇 개 늦거나 빠져도 사람이 못 느끼는 전제 위에 서 있었는데, 수천 개 GPU 가 한 덩어리로 도는 시스템에서는 수십에서 수백 나노초의 오류도 학습과 추론 전체를 느리게 한다. Yuen 의 말은 이렇다. "전형적인 이더넷 비트오류율은 10⁻⁶에서 우리가 에러-프리라 부르는 10⁻¹⁰ 이하로 떨어져야 한다". VCSEL 자체는 1996년 HP 와 Honeywell 이 내놓은 1기가비트 이더넷부터 쓰인 소자라고 Yuen 은 말한다.
이 한 줄이 밸류체인 전체를 흔든 이유는 그동안 오류율이 거리와 묶여 있었기 때문이다. 아주 낮은 오류율은 장거리용 단일모드 소자 — 실리콘 포토닉스와 EML(전계흡수변조 레이저) — 가 원래 갖고 있던 성질이었다. 데이터센터가 그 성질을 요구하기 시작하자, 도시 사이를 잇던 소자가 25미터 구간으로 내려와 VCSEL(수직공동표면방출레이저)과 정면으로 겨루게 됐다.
경쟁자가 바뀌면 판정 기준도 바뀐다. 성능만 보면 내려온 쪽이 이긴 싸움으로 보인다. 그래서 이 회차의 논지는 성능 겨루기를 아예 피해 간다. VCSEL 도 10⁻¹⁰·10⁻¹²까지 밀어 올려 문턱을 넘었으니, 남은 판정은 문턱을 넘은 것들 중에 누가 이번 분기에 몇 개를 내놓느냐로 넘어간다고 이 회차는 본다. 문턱형 규격에서는 흔히 이렇게 된다는 것이 이 글의 읽기다. 넘느냐 못 넘느냐만 묻고, 얼마나 여유 있게 넘었는지는 따지지 않는다.
제약이 걸린 자리 셋
Yuen 이 꼽는 물량 제약은 셋이다. ① 기판 원재료 — 인듐인(InP)은 가공하기도 전에 기판 자체가 모자라고, 갈륨비소(GaAs)는 그렇지 않다. "갈륨비소는 제약이 없다". ② 파운드리 — 웨이퍼를 돌릴 공장은 있는데 인듐인 출발 재료를 못 받는다. ③ 뒷단 조립 장비 — 단일모드는 아주 가는 코어에 맞춰 정렬하는 장비가 필요한데, 그 장비군이 월 수백만 개 규모로 깔려 있지 않다. 부품 하나라도 월 수백만 개 규모를 못 채우면 전체 출하가 막힌다고 Yuen 은 설명한다.
이 셋의 시계가 서로 다른 것이 핵심이다. 이 글의 읽기로는 ③ 은 돈으로 몇 분기 안에 늘릴 수 있고 ② 도 가능하지만 ① 은 그보다 훨씬 느리다. 그래서 발표되는 증설 계획의 수와 실제 출하 가능 수량 사이에 시차가 생긴다. Yuen 은 "삽을 땅에 꽂는 사람들"의 발표를 두고 산업에는 좋은 일이라고 하면서도, 자기들은 "짓지 않는다, 그저 VCSEL 자체를 바꿀 뿐"이라며 선을 긋는다.
「제약 없음」의 정의도 이 회차에서 다시 잡힌다. 제약이 있다는 것은 다 팔렸다는 뜻이고, 주문하면 여덟 달이나 열여덟 달을 기다린다는 뜻이다. 제약이 없다는 것은 리드타임이 0 이라는 말이 아니다. 리드타임을 공장을 돌리는 시간이 정하지 남이 정하지 않는다는 말이다. 구매 담당자에게 이 둘은 완전히 다른 물건이다. 앞의 것은 예측이 필요하고 뒤의 것은 발주만 하면 된다.
피자 오븐 비유는 물량보다 이 시계를 잰다. 시간당 20판을 굽던 곳에 5,000판 주문이 들어오면 오븐 100개가 필요한데, 오븐을 사는 일은 반죽을 더 치대는 일과 시간 단위가 다르다.
같은 1.6테라비트를 채우는 세 구성
레인당 200기가비트는 넘어야 할 선이고 EML 과 실리콘 포토닉스는 이미 넘었으며 VCSEL 도 넘었다. 그런데 같은 1.6테라비트를 채우는 방법이 셋이다. ① 8레인×200G — PAM4(4단계 신호)라 신호 처리가 무겁고 값이 비싸다. ② 16레인×100G LPO — 200G 성능 소자를 절반 속도로 돌려 DSP 없이 저전력으로 간다. ③ 32레인×50G NRZ — 0 과 1 두 단계만 써서 신호대잡음비를 통째로 쓰고 오류율을 더 낮춘다. 200G 를 그대로 직결하지 않고 게이트박스 IC 를 거치면 전력·비용·지연이 늘어난다고 Yuen 은 짚는다.
셋 다 같은 대역폭을 내니 고객은 대역폭 대신 전력·오류율·값 중 무엇을 아끼고 싶은지로 고른다. 규격이 성능 사다리에서 내려와 저울이 됐다는 뜻이고, 그러면 하나의 정답 구성을 겨냥해 소자를 만든 회사는 고객이 저울추를 옮길 때마다 위험해진다. Yuen 쪽은 세 구성이 같은 200G 소자를 다르게 돌린 것이라서 셋을 다 낼 수 있다고 말한다. 100G NRZ 도 소자는 그대로 두고, 들어오는 신호의 부호화만 바꾼 것이라고 분명히 한다.
예전에는 다음 세대 소자를 제때 못 만드는 것이 위험이었다. 지금은 만들어 놓은 세대를 몇 가지 꼴로 팔 수 있느냐가 위험을 정한다. 소자 업체의 위험이 옮겨 갔다는 것이 이 글이 여기서 읽는 것이다. 마케팅에서 "느리다"는 말을 안 쓰고 「빠르고 넓음」·「더 빠르고 좁음」으로 부르는 것은 농담이지만, 세 구성 사이에 위아래가 없다는 것을 파는 쪽이 먼저 아는 신호이기도 하다.
3.2테라비트로 가는 길도 둘이다. ① 파장을 하나 더해 양방향으로 보내는 bi-di — 단일모드의 파장분할다중화는 여덟·열여섯 개까지 쌓지만, bi-di 는 하나만 더한다. ② 속도를 두 배로 — 50G NRZ 를 100G NRZ 로 올린다. Andy Bechtolsheim 의 XPO 는 이미 플러그러블 하나로 12.8테라비트를 낸다고 Yuen 은 언급한다.
한 줄 대 판
더 멀리 가는 길은 배열이다. 엣지에서 빛을 내는 소자는 한 줄로만 늘어설 수 있어 1×4, 1×8, 1×12 같은 긴 막대가 되지만, 표면에서 빛을 내면 2×4, 2×12, 2×16 처럼 판으로 깔 수 있다. 손가락 굵기의 4×16 커넥터에 64채널이 들어가고, 이를 200G 로 돌리면 12.8테라비트가 된다. Yuen 의 결론은 "12.8T 로 가는 로드맵은, 우리가 보기에, 새 기술을 발명할 필요조차 없이 탄탄하고 명확하다"이다.
이 글의 읽기로는, 이 주장의 무게는 로드맵 자체보다 로드맵의 재료가 결정한다. 레인당 400G 같은 새 소자를 기다리는 로드맵은 물리에 걸려 미끄러지지만, 채널을 늘리고 파장을 하나 더하는 로드맵은 조립과 광섬유 다발에 걸린다. 미끄러지는 방식이 다르다는 것은 구매하는 쪽에서 일정 위험을 다르게 잡아야 한다는 뜻이다. 다만 진행자A도 Yuen 도 64채널을 실제로 정렬해 결합할 때의 수율은 이 회차에서 말하지 않는다.
웨이퍼 단계 검사가 여기에 붙는다. 표면발광 소자는 자르기 전에 웨이퍼 위에서 하나하나 찍어 100% 걸러낼 수 있다. 뒤로 갈수록 손이 더 들어가 있으니 앞에서 걸러야 손실이 적다는 원칙 그대로다. 채널 수를 늘려 대역폭을 얻는 길에서는 이 성질이 특히 중요해진다. 한 판에 64개를 담는데 그중 하나가 불량이면 판 전체가 날아갈 것이기 때문이다(이 부분은 이 글의 추론이다).
광소자에도 팹리스
분업 구조는 실리콘에서 익숙한 그것이다. PicoJool 은 에피 층과 캐비티 설계만 하고, 대만 WIN Semiconductors 가 웨이퍼 공정을 돌리며, 자른 뒤 모듈 통합 파트너가 케이블과 트랜시버로 만든다. Yuen 은 AMD 도 자체 파운드리 없이 TSMC 를 쓴다는 예를 들며 작은 규모가 월 수백만 개 출하를 막지 않는다고 말한다.
숫자가 그 주장을 뒷받침한다. WIN 의 캐파는 주당 웨이퍼 1,000장이고 웨이퍼 한 장에 VCSEL 이 24만 개쯤 들어가니, 열 장이면 백만 개 규모가 나온다. 100만 개 주문의 리드타임은 8~10주, 모듈까지는 4~6주가 더 붙어 12~16주다. 이 백만 개는 수율을 반영해 열 장쯤에서 나온다는 어림이고, Yuen 자신도 수율이 캐파를 정한다고 같은 문단에서 말한다. 엔지니어링을 투입해 특정 웨이퍼를 앞세우면 이 기간을 당길 수 있다고도 Yuen 은 말한다.
그래서 병목은 물리에서 검증 일정으로 옮겨 갔다. 가속 노화 시험으로 10년 수명을 예측하는 절차를 티어2 고객은 석 달에 끝내지만 티어1 은 여섯 달 넘게 걸리고, 그 뒤에야 발주가 나온다. 샘플링은 다음 분기, 대량 생산 램프는 2027년 초다. 공급이 안 막힌다는 주장이 사실이라 해도 매출이 그만큼 빨리 서는 것은 아니라는 뜻이고, 이 시차가 이 밸류체인의 신규 진입자 전부에게 똑같이 걸린다는 것은 이 글의 읽기다.
진행자A가 정리한 구매 쪽 논리도 여기 붙는다. 메모리부터 AI 가속기까지 수요가 공급을 넘어선 상태에서는 "충분히 좋고 양산 중이고 내 데이터센터에 넣을 수 있다면 해보자"는 판단이 성능 비교에 더해 한몫한다고 진행자A는 정리한다. 다시 말해 이 회사의 경우엔 최고 성능보다 확보 가능성이 먼저인 것 같다는 인상을 진행자A는 말했다. 진행자A는 이 구조가 고객 쉰 곳을 다 뚫을 필요 없이 몇 안 되는 대형 고객만 확보하면 되는 것이라고도 짚는다.
빠진 것은 넷이다. ① 반대편 목소리가 없다. 인듐인 기판이 얼마나 모자란지, 단일모드 증설이 언제 끝나는지는 그쪽 업체의 수로 확인해야 하는데 이 회차에는 게스트의 어림만 있다. ② 값이 없다. 비용이 논거의 축인데 구리·VCSEL·단일모드의 실제 단가는 한 번도 나오지 않는다. ③ 도달거리 25~30미터를 넘는 구간은 다루지 않는다. 스케일아웃 쪽 경쟁은 이 회차 밖이다. ④ 전력 수치가 없다. LPO 가 저전력이라고 하지만 세 구성의 와트 값은 제시되지 않는다.
판단이 바뀌는 조건은 셋이다. ① 인듐인 기판 공급이 풀리면 3절의 시계 차이가 사라지고, 그러면 판정 기준이 다시 성능으로 돌아간다. ② 레인당 400G 가 실제로 서면 5절의 「배치로 간다」는 길이 무의미해진다. 채널을 늘리는 쪽은 커넥터와 광섬유 다발이 커지지만 속도를 올리는 쪽은 그렇지 않기 때문이다. ③ 티어1 검증이 실제로 몇 달에 끝나는지가 나오면 6절의 시차가 확정된다. 2027년 초 램프가 밀리는지 아닌지가 그 첫 신호다.
배경 조건 하나도 같이 봐야 한다. Yuen 은 지난 25년간 젊은 인력이 소프트웨어로 몰려 포토닉스 하드웨어 인력이 고령화됐다고 말한다. 노하우는 특허보다 손끝에 남아 있다고도 말한다. 같은 조리법을 세 사람에게 줘도 다른 것이 나온다는 비유가 그것이다. 이 말이 맞다면 공급 제약은 기판과 장비만이 아니라 사람에도 걸려 있고, 그것은 발표로도 증설로도 몇 분기 안에 풀리지 않는다. Yuen 은 이 공백을 메우려 경험 없는 젊은 인력을 VCSEL·트랜시버 설계자로 직접 키우고 있다고 말한다.